VẬT LIỆU MỚI VÀ CÔNG NGHỆ NANO LÀ NỀN TẢNG CỦA PHÁT TRIỂN VI MẠCH

Sau con chip 2nm, sẽ là con chip bao nhiêu nanomet? Công nghệ nào, vật liệu nào để sản xuất những con chip cho tương lai? … Các câu hỏi đã được TS. Nguyễn Văn Sơn – chuyên gia cao cấp của IBM (Hoa Kỳ), trao đổi và thảo luận cùng các thầy cô và các bạn sinh viên Đại học Bách Khoa Hà Nội tại:
   
Một trong các yếu tố quan trọng để chế tạo ra các con chíp 2 nm là làm chủ công nghệ màng mỏng. Việc tạo các đường dẫn, cổng, lớp cách điện chỉ với kích thước 2 nm là một thách thức vô cùng lớn khi phải đảm bảo được tính điện (dẫn-cách điện), bám dính, đồng nhất, bền, ổn định... Tại buổi Seminar, TS. Nguyễn Văn Sơn đã chia sẻ nhưng thách thức trong nghiên cứu phát triển các dòng chip cao cấp có kích thước ngày càng bé, giới thiệu về những công nghệ tiên tiến nhất đang được sử dụng để chế tạo màng mỏng. TS. Sơn cũng gợi mở những công nghệ sẽ được thực hiện trong tương lại, đưa đến cho thầy cô và các bạn sinh viên những cơ hội và cái nhìn đa chiều về công nghệ chế tạo vi mạch. Cùng với sự phát triển của AI và công nghệ thì việc chế tạo các vi mạch ngày càng nhỏ, hiệu năng càng cao là xu hướng tất yếu và để làm được điều đó thì nghiên cứu phát triển các vật liệu mới, ứng dụng công nghệ nano chính là chìa khóa.
 
Với nhiều năm kinh nghiệm làm việc tại IBM cùng nhiệt huyết với nghề và mong muốn cống hiến cho sự phát triển của Việt Nam, TS. Nguyễn Văn Sơn đã có những chia sẻ hết sức quý báu với thầy cô và các bạn sinh viên. Xin chân thành cám ơn TS. Sơn về buổi seminar học thuật tuyệt vời và mong rằng sẽ được tiếp tục đón tiếp TS tại ĐHBKHN.
 

 

 

TS. Nguyễn Văn Sơn cùng cán bộ và học viên ĐHBKHN

TS. Nguyễn Văn Sơn là chuyên gia cao cấp của IBM (Hoa Kỳ). Tiến sĩ Nguyễn Văn Sơn tập trung nghiên cứu các vật liệu điện tử bao gồm chất điện môi hằng số cực thấp và kết nối đồng (Cu) cho các thiết bị bộ nhớ và logic điện tử Nano hiệu suất cao. Ông đã làm việc cho IBM hơn 42 năm, trên nhiều khía cạnh khác nhau của thiết bị lưu trữ và điện tử micro-nano bao gồm DRAM, CMOS, Đĩa màng mỏng và Đầu ghi. Tiến sĩ Nguyễn Văn Sơn có hơn 275 bằng sáng chế được cấp tại Hoa Kỳ và quốc tế, và hàng trăm công bố khoa học trên các tạp chí với H-index 48 và có hơn 10.000 trích dẫn.

Sinh viên thuôc CTĐT “Kỹ thuật Vi điện tử và Công nghệ nano” – MS2 trong học phần “Công nghệ màng mỏng” sẽ được học về các công nghệ chế tạo màng mỏng và thực hành với hệ ALD (Atomic layer deposition) tại Phòng thí nghiệm Vi điện tử, Khoa Vật liệu điện tử và Linh kiện, Trường Vật liệu, ĐHBKHN. ALD là kỹ thuật phủ màng mỏng ở cấp độ nguyên tử, cho phép tạo ra các lớp màng siêu mỏng với độ dày đồng nhất, có thể kiểm soát và điều chỉnh chính xác thành phần. Kỹ thuật này được dùng trong chế tạo các dòng chip cao cấp.